Проектирование устройства сбора данных
МИНИСТЕРСТВО СВЯЗИ РОССИЙСКОЙ ФЕДЕРАЦИИ
МОСКОВСКИЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
СВЯЗИ
И ИНФОРМАТИКИ
К У Р С О В А Я Р А Б О Т А
потеме
“
Проектированиеустройствасбора
данных “
Студент
гр. А19301
Рыбалко С.О.
[КАВ1]минимизации
числа корпусов (аппаратных затрат);
- минимизации
потребляемой мощности;
- повышения
быстродействия МПС;
- согласования
напряжений питания основных функциональных модулей МПС и др.
Исходя из минимизации аппаратных затрат
выберем для реализации ОЗУ УСД микросхему КР565РУ2А. Она содержит 1к ячеек с разрядностью
1 бит. Для построения ОЗУ с емкостью 2048
8 требуется 16 таких микросхем, организованных в 2
линейки (страницы) ,каждая из которых содержит по 8 микросхем (по числу бит в
ячейке памяти). Обращение к ячейке, расположенной в той или иной линейке,
обеспечивается с помощью управляющего сигнала ВК - выбор кристалла. Для
простоты примем, что микросхемав любой
реализации имеет всего один вход ВК (по ГОСТ - CS). Тогда при ВК=1 обращение к
кристаллу (микросхеме) в данной линейке ОЗУ будет заблокировано. При ВК=0 обращение
разрешается. Для адресации двух линеек требуется адрес из одного бита (0,1).
Так как число линеек в ОЗУ не больше двух, то дешифратор не требуется. Биты
адресов линеек размещаются в старших разрядах заданного адресного слова.
Шестнадцатиразрядное
адресное слово позволяет адресовать максимально 216=65536=64к ячеек
памяти. Обычно эти адреса распределяются между ОЗУ, ПЗУ и УВВ, входящими в
состав цифровой системы. Если заданное число ячеек ОЗУ меньше, то для их
адресации может потребоваться адресное слово с меньшим числом разрядов. В этом
случае для адресации ячеек ОЗУ задействуются не все разряды адресного слова
заданной длины (2 байта). Будем считать что в таком варианте старшие разряды
остаются незадействованными, поэтому их содержимое может быть произвольным, ибо
оно игнорируется дешифратором адреса ОЗУ. Однако при фиксированной разрядности
адресного регистра из методических соображений при программировании
процессорного устройства целесообразно загружать нули в незадействованные
разряды адресного слова.
Режим обращение к ОП
определяется значением управляющего сигнала ЧТЕНИЕ/ЗАПИСЬ (ЧТ/ЗП) (по ГОСТ -
RD/WR). При ЧТ/ЗП=1 обеспечивается режим чтения информации из ОП, при ЧТ/ЗП=0 -
режим записи в ОП.
Опираясь на выше
сказанноепостроим схему ОЗУ с емкостью2к х 8(рис.1).
|
A
0 à
1
2
.
.
RAM
.
9 D0
DI
WR
/
RD
CS
|
|
|
A
0 à
1
2
.
.
RAM
.
9 D0
DI
WR
/
RD
CS
|
|
|
A
0 à
1
2
.
.
RAM
.
9
D0
DI
WR
/
RD
CS
|
|
|
A
0 à
1
2
.
.
RAM
.
9 D0
DI
WR
/
RD
CS
|
|
ОрганизацияОЗУ
Ёмкость ОЗУ: 2к х 8 = 2048 х 8. Требуется организация двух линеек по
восемь микросхем КР565РУ2А .