Синтез цифрового конечного автомата Мили


	Загрузить архив:
	Файл: 240-1680.zip (91kb [zip], Скачиваний: 83) скачать

Министерство науки, высшей школы и технической политики Российской Федерации.

Новосибирский Государственный

Технический Университет.

Расчётно-графическая работа по схемотехнике.

Синтез цифрового конечного автомата Мили.

Вариант №3.

Факультет: АВТ.

Кафедра: АСУ.

Группа: А-513.

Студент: Борзов Андрей Николаевич.

Преподаватель: Машуков Юрий Матвеевич.

Дата:20 мая 1997 года.

Новосибирск – 1997.

Синтез цифрового конечного автомата Мили.

1. Построение графа конечного автомата.

2. Для заданного графа составить таблицу переходов и таблицу выходов.

3. Составляется таблица возбуждения памяти автомата.

4. Синтезируется комбинационная схема автомата.

5. Составить полную логическую схему автомата на указанном наборе элементов или базисе.

6. Составить электрическую схему на выбранном наборе интегральных микросхем.

Вариант №3.

RS - триггер.

Базис LOGO (ЛОГО).

Вершина графа	a₁	a₂	a₃	a₄
Сигнал	Z_i	W_j	Z_i	W_j	Z_i	W_j	Z_i	W_j
Дуга из вершины	1234	1234	1234	1234	1234	1234	1234	1234
Соответствующие дугам индексы сигналов	0024	0034	2014	2013	0032	0042	0400	0100

1. Построение графа.

Z₂W₂

a1 a2

Z₄W₄Z₁W₁

Z₂W₃ Z₄W₃

Z₄W₁

Z₃W₄

a3 a4

Z₂W₂

Таблицы переходов.

a(t+1)=d[a(t); z(t)]

Сост. вх.	a₁	a₂	a₃	a₄
Z₁	¾	a₃	¾	¾
Z₂	a₃	a₁	a₄	¾
Z₃	¾	¾	a₃	¾
Z₄	a₄	a₄	¾	a₂

W(t)=l[a(t); z(t)]

Сост. вх.	a₁	a₂	a₃	a₄
Z₁	¾	W₁	¾	¾
Z₂	W₃	W₂	W₂	¾
Z₃	¾	¾	W₄	¾
Z₄	W₄	W₃	¾	W₁

2. Определение недостающих входных данных.

Для этого используем

K=4 [a_k]

P=4 [Z_i]

S=4 [W_j]

Определяем число элементов памяти:

r ³log₂K = 2

Число разрядов входной шины:

n ³log₂P = 2

Число разрядов выходной шины:

m ³log₂S = 2

3. Кодирование автомата.

Внутреннее состояние	Входные шины	Выходные шины
a₁=	00	Z₁=	00	W₁=	00
a₂=	01	Z₂=	01	W₂=	01
a₃=	10	Z₃=	10	W₃=	10
a₄=	11	Z₄=	11	W₄=	11
	Q₁Q₂		x₁x₂		y₁y₂

4. С учётом введённых кодов ТП и таблицы выходов будут иметь следующий вид.

T_d

_x1x2^Q1Q2	00	01	10	11
00	¾	10	¾	¾
01	10	00	11	¾
10	¾	¾	10	¾
11	11	11	¾	01

T_l

_x1x2^Q1Q2	00	01	10	11
00	¾	00	¾	¾
01	10	01	01	¾
10	¾	¾	11	¾
11	11	10	¾	00

5. По таблицам выходов составляем уравнения логических функций для выходных сигналов y₁ и y₂, учитывая, что в каждой клетке левый бит – y₁,а правый бит – y₂.

(1)

(2)

Минимизируем уравнения (1) и (2).

_x1x2^Q1Q2	00	01	11	10
00	X		X	X
01	1			X
11	1	1		X
10			X	1

_x1x2^Q1Q2	00	01	11	10
00	X		X	X
01		1		1
11	1	X		X
10			X	1

; .

6. Преобразуем ТП в таблицу возбуждения памяти.

вх. сигн	Q₁	0	Q₂	0	Q₁	0	Q₂	1	Q₁	1	Q₂	0	Q₁	1	Q₂	1
x₁,x₂	R₁	S₁	R₂	S₂	R₁	S₁	R₂	S₂	R₁	S₁	R₂	S₂	R₁	S₁	R₂	S₂
00					0	1	1	0
01	0	1	–	0	–	0	1	0	0	–	0	1
10									0	–	–	0
11	0	1	0	1	0	1	0	–					1	0	0	–

7. По таблице возбуждения памяти составляем логические функции сигналов на каждом информационном входе триггера.

8. Минимизируем логические функции сигналов по пункту 7.

_x1x2^Q1Q2	00	01	11	10
00
01		X
11			1
10

_x1x2^Q1Q2	00	01	11	10
00		1
01	X	1
11
10				X

_x1x2^Q1Q2	00	01	11	10
00		1
01	1			X
11	1	1
10				X

_x1x2^Q1Q2	00	01	11	10
00
01				1
11	1	X	X
10

9. По системе уравнений минимизированных функций входных, выходных сигналов и сигналов возбуждения элементов памяти составляем логическую схему цифрового автомата.

y₂

B24

B39

B41

B23

B25

B40

B42

B26

B27

B28

B29

B30

B31

B32

B33

B34

B35

B36

B37

B38

B03

x₁

x₂

B03

B26

x₂

x₁

B03

B26

B03

x₂

x₁

x₂

B03

B26

y₁

B01

B02

B03

B04

B05

B06

B10

B09

B08

B07

B11

B12

B13

B14

B15

B16

B17

B18

B20

B19

B21

B22

x₂

B03

B26

x₁

B03

B26

x₂

x₁

x₂

B03

B26

x₂

B26

x₁

x₂

B03

x₂

10. Электрическая схема цифрового автомата.

Логические элементы.

К176ЛЕ5 К176ЛА8 К176ЛА7 К176ЛА9

DD1 – К176ЛЕ5

DD2 – К176ЛА8

DD3 – К176ЛА7

DD4 – К176ЛА9

DD5 – К176ТВ1

Реализуем электрическую схему на базе типовой интегральной серии микросхем К176.

J₁

K₁

R₁

S₁

C₁

J₂

K₂

R₂

S₂

C₂

x₁

x₂

y₁

y₂

Q₁

Q₂

DD1.1

DD1.2

DD1.3

DD1.4

DD2.1

DD4.1-2

DD2.2

DD4.3

DD2.1-2

DD4.1

DD3.1

DD5

DD3.2-3

DD4.3

DD4.2

DD3.4

DD4.1-2

DD4.3

x₁

x₂

Q₁

Q₂

x₂

Q₁

Q₂

Q₁

x₁

x₂

x₁

x₂

Q₁

Q₂

x₁

Q₁

Q₂

x₁

x₂

Q₁

x₁

x₂

Q₁

Q₂

Q₁

Q₂

x₂

x₁

x₂

Q₁

Q₂

x₁

x₂

Q₁

x₂

Q₁

Q₂

x₂

x₁

Синтез цифрового конечного автомата Мили

Синтез цифрового конечного автомата Мили.

Вариант №3.

1. Построение графа.

Таблицы переходов.

2. Определение недостающих входных данных.

3. Кодирование автомата.

4. С учётом введённых кодов ТП и таблицы выходов будут иметь следующий вид.

5. По таблицам выходов составляем уравнения логических функций для выходных сигналов y1 и y2, учитывая, что в каждой клетке левый бит – y1,а правый бит – y2.

6. Преобразуем ТП в таблицу возбуждения памяти.

7. По таблице возбуждения памяти составляем логические функции сигналов на каждом информационном входе триггера.

8. Минимизируем логические функции сигналов по пункту 7.

10. Электрическая схема цифрового автомата.

5. По таблицам выходов составляем уравнения логических функций для выходных сигналов y₁ и y₂, учитывая, что в каждой клетке левый бит – y₁,а правый бит – y₂.