Счетчики и делители частоты
| Загрузить архив: | |
| Файл: ref-21258.zip (418kb [zip], Скачиваний: 317) скачать |
- МОДУЛЬ 7. СЧЕТЧИКИ И ДЕЛИТЕЛИ ЧАСТОТЫ
МОДУЛЬ 7. СЧЕТЧИКИ И ДЕЛИТЕЛИ ЧАСТОТЫ
Блок 7.1. Общие сведения
Рис.7.1
Счетчик фиксирует число импульсов, посту-пивших на его вход. В интервалах между ними он должен хранить информацию об их числе. Поэтому счетчик выполняется на запоминаю-щих элементах – тригерах. При этом совокуп-ность единиц и нулей на выходах n триггеров (выходах счетчика) представляет собой n-разрядное двоичное число, однозначно опреде-ляющее количество прошедших на входе им-пульсов. Поэтому триггеры счетчика называют его разрядами.
Суммирующий счетчик увеличивает свое со-держимое на единицу с поступлением каждого входного (счетного) импульса.
Вычитающий счетчик аналогично уменьшает свое содержимое на единицу.
Комбинация суммирующего и вычитающего счетчиков – реверсивный счетчик. Он может иметь два входа, на один из которых поступают импульсы, увеличивающие его содержимое (суммирующие импульсы), а на другой – вычи-тающие. В другом варианте реверсивный счет-чик имеет один вход для суммирующих и вы-читающих импульсов, а переключение с одного режима на другой осуществляется сигналом на специальном входе.
В счетчик каждого названного типа может предварительно заноситься число, для чего он имеет специальные входы.
Эта и другая классификация счетчиков, иллюстрируемая блок-схемой (рис. 7.1), будет подробно изложена далее.
Каждый разряд счетчика может находиться в двух состояниях. Число устойчивых состояний, которое может принимать данный счетчик, называют его емкостью, модулем счета или коэффициентом пересчета.
Другой основной параметр – быстродействие. Оно оценивается минимальным интервалом между двумя соседними импульсами, с поступлением каждого из которых счетчик способен изменить свое содержимое.
Счетчик являются атрибутом многих цифровых устройств различного назначения; это будет показано в третьей части учебника. Он может использоваться по прямому назначению – для счета поступающих на его вход импульсов и для деления их частоты сле-дования.
Изучив материал данной темы, студент научится выбирать тип счетчика по его емкости, быстродействию, сложности исполнения (экономичности), согласуя его параметры с требованиями проектируемого устройства.
Блок 7. 2. Счетчики
Между собой триггеры счетчика соединяются таким образом, чтобы каждому числу поступивших импульсов соответствовали единичные состояния определенных триггеров.
а) Рис 7.2 б)
Счетчик, у которого при поступлении входного им-пульса переключающий перепад передается от пре-дыдущего триггера к последующему, называют счет-чиком с последовательным переносом, а когда пере-ключающий перепад на все разряды поступает одно-временно (или почти одновременно) – счетчиком с параллельным переносом. Счетчики могут вы-полняться только на счетных триггерах.
О состоянии разряда счетчика судят по потенциалу на прямом выходе триггера.
В большинстве случаев счетчики строятся таким образом, чтобы записываемое в них число было выражено в натуральном дво-ичном коде. В таком коде “вес” единицы на прямом выходе младшего разряда равен единице, а в каждом последующем разряде вдвое больше, чем в предыдущем. В данном модуле рассматриваются именно такие счетчики.
7.2.1. Счетчики с последовательным переносом
Будучи счетным триггером, первый разряд счетчика переключается каждым входным импульсом. Каждый последующий разряд счетчика получает переключающий перепад (1/0 или 0/1) от предыдущего разряда – переключающий перепад распространяется вдоль цепочки триггеров счетчика последовательно.
Структура суммирующего счетчика. Схема такого счетчика приведена на рис.7.2,б. С поступлением каждого входного импульса число в счетчике увеличивается на единицу. Если в данном разряде присутствует 1, то под воздействием перепада, поступающего от предыдущего, он обнуляется, и единица переносится в следующий разряд. Если же в данном разряде 0, то в него записывается 1.
На рис. 7.2,б приведено изображение 4-х разрядного счетчика. На счетный вход C поступают импульсы. Логическая 1 на входе R сбрасывает все разряды счетчика в нуль. По входам предварительной установки D0…D3 в счетчик может быть записано число, его занесение должно сопровождаться логической 1 на входе разрешения U. Число, занесенное в счетчик, фиксируется на его выходах двоичным кодом с весами разрядов 1–2–4–8, что отмечено на правом поле рис. 7.2,б. На выходе P+ появляется лог. 1 с поступлени-ем на вход 16-го импульса, т.е. вслед за тем, как предыдущими 15-ю импульсами все разряды счетчика были установлены в 1.
делитель частоты с устанавливаемым коэффици-ентом деления
делитель частоты с фиксированным коэффициен-том деления
реверсивные
вычитающие
суммирующие
с параллельным переносом
с последовательным переносом
Счётчики и делители частоты
Суммирующий счетчик функционирует по правилам сложения двоичных чисел. Это легко проследить по временной диаграмме (рис.7.3) , где крестиками отмечены переключающие перепады 1/0. Рассмотрим действие на счетчик, к примеру, шестого импульса. По его спаду триггер Т1 устанавливается в 0, перепад 1/0 на его выходе Q1 переключает в 1 триггер Т2, а триггер ТЗ остается в прежнем (единичном) состоянии, так как перепад 0/1 на выходе Q2 не является переключающим. Аналогично можно рассмотреть действие и других импульсов.
Из временных диаграмм (рис. 7.3) можно сделать ряд выводов, которые сле-дуют ниже.
С наибольшей частотой (равной частоте входных импульсов) переключается входной триггер счетчика.
Частота импульсов на выходе каждого триггера вдвое меньше частоты им-пульсов на его входе, а n разрядов счетчика делят частоту входных импульсов в 2n. При поступлении на вход рассмотренного счетчика восьми импульсов (в общем случае 2n) на выходе Q3 формируется один импульс; таким образом, счетчик является делителем числа входных импульсов с коэффициентом деле-ния (пересчета), равным емкости счетчика Ксч.
При поступлении на вход суммирующего счетчика 2n импульсов (для трех-разрядного счетчика – восьми) он переполняется: все триггеры устанавливают-ся в 0 (счетчик “обнуляется”). Девятым импульсом рассмотренный счетчик вновь начинает заполняться..
Максимальное число, которое может содержать счетчик, на единицу меньше его емкости N=Kсч–1=2n –1; так, максимальное число в трехразрядном счетчике (когда на всех прямых выходах разрядов присутствуют единицы) равно 7 (23–1).
В момент, предшествующий переключению очередного разряда, все предыдущие разряды счетчика находятся в состоянии 1.
Если в счетчике используются триггеры, переключающиеся перепадом 0/1, то вход последующего триггера нужно соединить с инверсным выходом предыдущего, на котором формируется этот перепад, когда по основному выходу триггер переключается из 1 в 0.
Структура вычитающего счетчика. Схема вычитающего счетчика на триггерах, переключающихся перепадом 1/0, приведена на рис.7.4. По входам S в разряды счетчика заносится двоичное число, из которого нужно вычесть число, представляемое количеством входных импульсов. При построении такого счетчика реализуеся закономерность вычитания единицы из двоичного числа: первая единица, встретившаяся при про-смотре этого числа справа налево, меняется на нуль, а все предшест-вующие нули меняются на единицы.
Это иллюстрируют приводимые примеры: 1002 –0012 = 0112 (4 – 1 = 3); 0102 – 0012 = 0012 (2 - 1 = 1). Поэтому счетный вход триггера, пере-ключающегося перепадом 1/ 0, надо соединить не с прямым выходом предыдущего триггера (как в режиме суммирования), а с его инверсным выходом, на котором присутствует лог.1, когда триггер находится в нулевом состоянии. Действительно, пусть счетчик имеет два разряда, в которые занесены единицы (число 3). При этом на инверсных выходах разрядов присутствуют логические нули. Первый входной импульс переключает первый разряд счетчика в 0, и на его инверсном выходе возникает непереключающий перепад 0/1 – второй разряд остается в прежнем состоянии. Второй входной импульс вновь переключает первый разряд, и на его инверсном вы-ходе появляется переключающий перепад 1/0, который устанавливает второй разряд в 0. Третий входной импульс опять переклю-чает первый разряд, но теперь на его инверсном выходе формируется непереключающий перепад 0/1, поэтому второй разряд оста-ется в нулевом состоянии. В результате три входных импульса обнуляют двухразрядный счетчик, осуществив вычитание из него числа 3 (0112).
Следующий входной импульс, воздействуя на обнуленный счетчик, установит все его триггеры (как обычно, имеется в виду пря-мые выходы) в 1, т.к. при переключении каждого из них, начиная с первого, на инверсном выходе будет формироваться перепад 1/ 0, переключающий следующий разряд.
Структура реверсивного счетчика. Такой счетчик должен работать как на сложение, так и на вычитание. Из рассмотрения схем рис.7.2 и 7.4 следует, что в суммирующем счетчике каждый последующий триггер получает информацию с прямого выхода преды-дущего, а в вычитающем – с инверсного выхода, т. е. для перехода от сложения к вычитанию и обратно надо изменять подключе-ние счетного входа последующего триггера к выходу предыдущего.
Рис.7.5
Такая программа реализуется в схеме реверсивного счетчика (рис.7.5). Счетный вход каждого триггера че-рез дизъюнктор может присоединяться к прямому вы-ходу предыдущего триггера (через конъюнктор верхне-го ряда) или к инверсному выходу (через конъюнктор нижнего ряда). Чтобы осуществить суммирование, на линию сложения с входа P подается 1, которой вводятся в действие конъюнкторы верхнего ряда. При этом на шине вычитания присутствует 0, за счет чего конъюнк-торы нижнего ряда выключены. Вычитание осуществ-ляется при P=0, т.е. с подачей 1 на линию вычитания и 0 на шину сложения.
Условное изображение реверсивного счетчика приве-дено на рис. 7.7,б.
Счетчики с последовательным переносом, имея про-стую структуру, обладают рядом недостатков. Один из них состоит в относительно низком быстродействии: к k-му разряду переключающий перепад проходит через k –1 предыдущих разрядов, поэтому интервал между соседними входными импульсами должен превышать tn (n –1), где tn– время переключения триггера; n–число разрядов счетчика. Другим недостатком является то, что в ходе переключения младшие разряды счетчика при-нимают уже новые состояния, в то время как старшие еще находятся в прежнем, т. е. при смене одного числа другим счетчик про-ходит ряд промежуточных состояний, каждое из которых может быть принято фиксирующим устройством за окончательное.
7.2.2. Счетчики с параллельным переносом
Ко всем разрядам такого счетчика информация о состоянии предыдущих разрядов поступает параллельно, также одновременно (параллельно) поступают к ним и счетные (входные) импульсы, доставляющие переключающие перепады. При этом переключаю-щиеся разряды переходят в новые состояния одновременно. Изменение состояний разрядов обеспечивается логическими цепями, которые при поступлении входного импульса одни триггеры удерживают от переключения, а другим разрешают переключиться. Триггеры такого счетчика, кроме счетного, должны иметь информационные входы, на которые поступают разрешения или запреты с логических цепей.
Структура суммирующего счетчика. В соответствии с временными диаграммами (см. рис.7.3) очередной paзряд суммирующего счетчика должен переключаться входным импульсом в 1, когда все предыдущие разряды уже находятся в этом состоянии. Такое условие выполнится, если на информационный вход каждого триггера подать конъюнкцию сигналов с прямых выходов предыду-щих триггеров. Действительно, с конъюнктора на информационный вход триггера поступит разрешающая переключение 1, если все предыдущие триггеры находятся в 1, и по сигналу на счетном входе он переключится.
На рис.7.6 представлена функциональная схема че-тырехразрядного счетчика с параллельным переносом на JK-триггерах. На тактовые входы С всех триггеров счетные импульсы поступают одновременно с входа Т. Информационные входы J и K каждого триггера объединены, что создает предпосылку для его уста-новки в счетный режим. Триггер T1 переключается каждым счетным импульсом, так как на его входы J и K постоянно подается 1. Каждый из последующих триггеров переключается счетным импульсом, когда на его объединенные входы J и K с прямых выходов предыдущих триггеров поступает логическая 1, уста-навливая его в счетный режим.
Недостатком многоразрядного счетчика такого типа является необходимость иметь конъюнкторы с большим количеством входов. Замена многовходовых конъюнкторов двухвходовы-ми может быть легко выполнена читателем.
Структура вычитающего счетчика. Так как переключение разрядов счетчика на JK-триггерах происходит при поступлении лог.1 на объединенные J-и K-входы, то и в данном случае ее следует снимать с выходов конъюнкторов, на входах которых собираются логические единицы. Аналогично вычитающему счетчику с последовательным переносом их следует снимать с инверсных выхо-дов предыдущих разрядов. Это будет показано на схеме реверсивного счетчика.
Рис7.7.
Структура реверсивного счетчика. Структура такого счетчика подобна структуре аналогичного суммирующе-го счетчика (рис.7.7,а). Ло-гические цепи, реализован-ные на конъюнкторах, обес-печивают счетный режим тем разрядам, которые с по-ступлением переключающе-го импульса должны изме-нить свое состояние. На рис.7.7,б приведено услов-ное изображение одного из типов реверсивных счетчи-ков. На входы +1, –1 подают счетные импульсы соответственно в режимах сложения и вычитания. С поступлением импульса на вход разрешения V через входы предварительной записи D0..D3 в счетчик может быть записано число.
Реверсивные счетчики с параллельным переносом могут иметь один счетный вход, на который поступают импульсы как при сло-жении, так и при вычитании. При этом выбор режима (аналогично счетчику с последовательным переносом) осуществляется соот-ветствующим потенциалом на входе разрешения C .
7.2.3. Расширение емкости счетчиков
При переполнении суммирующего счетчика на выход прямого переноса Р+ (рис.7.8) проходит импульс с входа +1. Он может быть записан в другой счетчик с тем, чтобы не потерять информацию о числе импульсов, прошедших на входе первого счетчика. Так, например, девять импульсов на входе предварительно обнуленного десятичного счет-чика (с емкостью, равной десяти) устанавливают в 1 все его разряды. Десятый импульс обнуляет счетчик, и с выхода Р+ единица переносится во второй десятичный счетчик, в котором ее вес равен десяти.
Импульс, поступающий на вход –1 после обнуления счетчика в режиме вычитания, устанавливает в 1 все его разряды и проходит на выход обратного переноса Р–. Он мо-жет вычесть единицу из другого счетчика и тем самым не исказить результат. Пусть, к примеру, в первый десятичный счетчик было исходно занесено число 9, а во второй, соединенный последовательно с ним, 2, т. е. полное число составляло 29. Девятым им-пульсом на входе –1 первый счетчик обнулится, десятый импульс вновь запишет в него 9, а с выхода Р– из второго счетчика спишется единица – в двух счетчиках останется число 19, что соответствует разности 29 –10.
В условных обозначениях конкретных типов счетчиков выходы переносов маркируют знаками >, < и стоя-щими рядом числами. Так, у десятичного счетчика символы Р+ и Р– заменяются соответственно на >9 и <0 , а у двоичного счетчика с Ксч= 16 на >15 и <0 (рис.7.9).
1. Введите в компьютер "вес" единицы в младшем разряде каждого из трех 4-х разрядных счетчиков.
2. Введите в компьютер содержимое предварительно обнуленного 3-х разрядного вычитающего счетчика по-сле поступления на его вход одного импульса.
3. Введите в компьютер содержимое каждого из трех последовательно соединенных 4-х разрядных предвари-тельно обнуленных счетчиков после поступления на вход первого счетчика 1000 импульсов.
4. В два 4-х разрядных вычитающих последовательно соединенных счетчика занесено число 180. Введите в компьютер содержимое обоих счетчиков после поступления на вход первого из них 45 импульсов.
5. В вычитающий счетчик занесено число 12. Введите в компьютер количество импульсов, которое должно поступить на его вход, чтобы на выходе переноса P– появился импульс.
Блок 7.3. Делители частоты
Счетчики, структура которых была рассмотрена ранее, обнуляются после поступления на вход каждой серии из 2n импульсов (где n – число разрядов), после которой на выходе его старшего разряда заканчивается один импульс. Такой счетчик является дели-телем частоты с коэффициентом 2n . Однако чаще требуются делители с коэффициентом, отличным от 2n. Некоторые из них будут рассмотрены ниже.
7.3.1. Делитель с фиксированным коэффициентом деления
Принцип действия такого делителя состоит в том, что по дости-жении определенного состояния, соответствующего выбранному Кдел, он принудительно обнуляется, чем исключаются избыточные состояния.
На рис. 7.10,а приведена схема такого трехразрядного делителя (счетчика) с Kдел=6. После поступления на вход шести импульсов на выходах второго и третьего разрядов устанавливаются единицы, благодаря чему единицей с выхода конъюнктора счетчик будет сброшен в 0. При этом на выходе третьего разряда потенциал U1 появляется с поступлением четвертого входного импульса, а по-тенциал U0 – с поступлением шестого. Перепад 1/0 на выходе конъюнктора, свидетельствующий о том, что на входе делителя прошло шесть импульсов, может быть использован для воздейст-вия на следующий делитель частоты.
7.3.2. Делитель с устанавливаемым коэффициентом деления.
У такого делителя можно менять коэффициент деления в широких пределах, не изменяя каждый рах схемы. Выполняется он на счетчике, имеющем входы предварительной записи (рис.7.10,б ). На выход переноса Р+ проходит входной импульс, осуще-ствляющий обнуление (переполнение) счетчика, а на выход заема Р– проходит входной импульс, поступающий вслед за осуще-ствившим обнуление. Так как в данном случае (рис.7.10,б) задействован выход заема, то с учетом предыдущего замечания коэффи-циент деления Kдел=N+l, a N= Kдел–1 – число, которое должно быть предварительно занесено в счетчик по входах D0...Dn. С при-ходом на вход разрешения предварительной записи (V) импульса “Начальная установка” двоичный код числа N записывается в счетчик. Входные импульсы на вычитающем входе уменьшают содержимое счетчика. Когда на вход поступят N= Kдел –1 импуль-сов, счетчик обнулится. Следующий N- ый импульс пройдет на выход Р_ (на выход делителя), а также на вход V, вновь разрешая занесение в счетчик числа N. Таким образом, N импульсам на входе будет соответствовать один импульс на выходе. Изменяя пред-варительно заносимое в счетчик число N, можно менять коэффициент деления Kдел.
Аналогично можно организовать делитель с коэффициентом Kдел, подавая входные импульсы на вход суммирования и связывая с входом V выход переноса Р+. При этом но входам D0...Dn должно быть занесено число N=C–Kдел, где С – емкость счетчика (ко-личество входных импульсов, поданных на обнуленный счетчик, которым он вновь обнуляется).
Особое место среди делителей занимают десятичные (декадные) делители, имеющие коэффициент деления Кдел=10. Десятич-ные делители позволяют представить число поступивших импульсов десятичными разрядами (числа в которых не превышают 910 и представлены двоичным кодом) – в двоично-десятичном коде. Для получения указанного значения Кдел такой делитель содер-жит четыре триггера, избыточные состояния которых исключают тем или иным образом.
Для получения коэффициента деления, большего того, что может обеспечить один делитель, их соединяют последовательно (ана-логично тому, как расширяют емкость счетчика). Соединенные таким образом десятичные делители представляют в двоично-десятичном коде многоразрядное двоичное число.
6. На 4-х разрядном суммирующем счетчике должен быть реализован делитель частоты с принудительным обнулением с коэф-фициентом пересчета K=11. Введите в компьютер разрядность, которую должен иметь элемент И делителя.
Введите в компьютер число, которое должно заноситься в вычитающий счетчик перед каждым циклом деления, чтобы делитель с устанавливаемым коэффициентом деления имел его равным K=10.
Задачи к модулю “Счетчики и делители частоты”
Составьте схему устройства, выходным компонентом которого является дешифратор, по выходам которого должна перемещать-ся логическая 1 (“бегущая единица”).
На 4-х разрядных суммирующих счетчиках составьте схему делителя частоты с фиксированным коэффициентом деления, рав-ном 60.
На 4-х разрядных вычитающих счетчиках составьте схему делителя с устанавливаемым коэффициентом деления, равном 60.
Составьте схему 2-х разрядного суммирующего счетчика, разряды которого переключаются перепадом 0/1.
Составьте схему 2-х разрядного вычитающего счетчика, разряды которого переключаются перепадом 0/1.
Заключение по теме модуля “Счетчики и делители частоты”
Счетчики выполняются на запоминающих элементах- счетных триггерах. Они делятся на суммирующие, вычитающие и ревер-сивные. В счетчиках с последовательным переносом переключающий перепад распространяется последовательно от разряда к раз-ряду. В счетчиках с параллельным переносом этот перепад поступает одновременно на все разряды.
При одинаковой элементной базе счетчики с параллельным переносом обладают большим быстродействием, чем счетчики с по-следовательным переносом, но имеют более сложную схему за счет логических цепей, обеспечивающих переключение разрядов в соответствии с правилами арифметических действий.
Делители частоты реализуются на счетчиках и могут иметь фиксированный и устанавливаемый коэффициент пересчета.
При необходимости увеличить емкость или коэффициент деления счетчики соединяют последовательно.
Указания к вопросам и задачам
Указание к вопросу 3. В каждый последующий счетчик заносится единица после поступления 16 (24) импульсов на вход преды-дущего.
Указание к вопросу 6. Определите разрядность числа, соответствующего заданному коэффициенту пересчета.
Указание к вопросу 7. Вспомните, какое число входных импульсов проходит между обнуленным состоянием счетчика и появле-нием импульса на выходе P– .
Указание к задаче 1. Подумайте, как можно последовательно возбуждать выходы дешифратора.
Указание к задаче 2. Примите во внимание "вес" единицы в младшем разряде каждого счетчика.
Указание к задаче 3. Воспользуйтесь указаниями к предыдущей задаче и к вопрсу 7.
Литература
1. Калабеков Б.А. Цифровые устройства и микропроцессорные системы – М.: Телеком, 2000г.,c. 131…142.
2. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре – Л.: Энергоиздат , 1986 г., c.199…236.
3. Фролкин В.Т., Попов Л.Н. Импульсные и цифровые устройства – М.: Радио и связь, 1992 г., c. 248…264.
4. Потемкин И.С. Функциональные узлы цифровой автоматики – М.: Энергоатомиздат, 1988 г., c. 252…276.
5. Сайт в интернете: WWW. abc. WSV.ru
6. Сайты в интернете : rff.tsu.ru, pub. mirea. ac. ru, foroff. phys. msu.ru